jav 黑丝 Cadence刘淼：专为超大限制计较/5G等应用遐想， Integrity 3D-IC将加快系统翻新
【51CTO.com原创稿件】芯片堆叠本事推动着摩尔定律握续往前走，Integrity 3D-IC平台则提供唯一无二的系统筹谋功能jav 黑丝，集成电热和静态时序分析(STA)，以及物理考据经过，助力杀青速率更快、质料更高的3D遐想拘谨，得回更高的坐褥效果。
在当年的半个世纪中，在摩尔定律的驱动之下，半导体芯片速即发展，计较力一直保握着大跨度的发展。琢磨词，跟着硅芯片已靠拢物理和经济老本上的极限，摩尔定律开动放缓了，半导体工艺升级带来的计较性能的进步不成再像以前那么快了，每一代制程工艺的研发和锻练需要的时刻将越来越长。
为了进步芯片性能，半导体行业一方面正在持续鼓吹制程演进，另一方面则在不竭探索、发展2.5D/3D堆叠、Chiplet(芯粒)等先进封装本事。近日，Cadence认真录用全新Cadence Integrity 3D-IC平台，这是业界首款完好的高容量3D-IC平台，将遐想筹谋、物理杀青和系统分析长入集成于单个料理界面中。
Cadence公司数字与签核作事部居品工程资深群总监刘淼
Cadence公司数字与签核作事部居品工程资深群总监刘淼在收受记者采访时默示，芯片堆叠本事推动着摩尔定律握续往前走，Integrity 3D-IC平台则提供唯一无二的系统筹谋功能，集成电热和静态时序分析(STA)，以及物理考据经过，助力杀青速率更快、质料更高的3D遐想拘谨，得回更高的坐褥效果。
后摩尔期间，堆叠本事成为芯片发展趋势
这次媒体疏通会上，刘淼起始共享了统共这个词芯片行业的发展近况与畴昔趋势。刘淼默示，芯片遐想主要有四个头绪：器件层、圭表单元库+片上内存SRAM、Block层和系统层。要让摩尔定律延续下去，就要从两个不同的维度开赴，一是More Moore，即深度摩尔，即在介质和工艺上进行深度研发。
刘淼强调，仅从这一维度开赴，昭彰无法撑握摩尔定律走下去，因为看不到老本的显贵裁减。因此，必须从More than Moore，即系统角度开赴，诓骗堆叠本事，进步单元面积上的密度智商够让摩尔定律延续下来。
据了解，Cadence在多个小芯片(Multi-Chiplet)封装范围已经栽种了20多年，从1980年开算作念系统级封装，到2004年推出RF模块，再到2010年开动研发2.5D本事，已经具备终点锻练的本事。
刘淼默示，自2012年推出镶嵌式键桥本事之后，Cadence不仅支握 FOWLP和Bumpless 3D集成，还提供先进Co-package，如能够把光和硅堆叠起来。这次认真录用的Integrity 3D-IC平台，能够让SoC(片上系统)遐想和封装团队协同对系统进行优化，还将遐想筹谋、物理杀青和系统分析功能集成在单个料理界面中，简化了多种EDA器用的使用。
Cadence Integrity 3D-IC平台：长入的料理界面和数据库，杀青物理考据、电源、热仿真全经过料理
Cadence这次录用的Integrity 3D-IC平台，杀青了Cadence遐想经过每个设施的器用整合，酿成了数据无缝对接，里面器用系统闭环，消弱了芯片遐想厂商的使用难度和老本。
刘淼默示，Cadence的Integrity 3D-IC平台是其庸俗3D-IC处分决策的构成，同期集成了系统、考据及IP功能。据先容，该平台支握Palladium Z2和Protium X2进行全系统功耗分析;基于小芯片的PHY IP互联;Virtuoso遐想环境和Allegro封装本事的协同遐想;集成化的IC签核索乞降STA。通过Integrity 3D-IC平台，Cadence将我方的Virtuoso遐想环境和Allegro封装本事杀青了数据库的长入，买通了里面器用互通瓶颈。
Integrity 3D-IC平台还集成了Sigrity仿真本事、Clarity 3D Transient Solver电磁场求解器及Celsius Thermal Solver热求解器，不仅能够进行系统级麇集的3D筹谋，还不错展现完好的系统级视图和Chiplet到PCB板的映射。
刘淼告诉记者，在Cadence Integrity 3D-IC平台阵势上，中国团队作出了超越的孝敬。据先容，在该阵势中，中国研发团队提议了Native 3D Partitioning(同构和异构裸片堆叠)决策，能够有用地进步3D堆叠下的PPA。该本事也体现了Cadence中国团队缓助15年来蕴蓄的本事实力。
除此以外，Integrity 3D-IC平台还支握3D静态时序分析Tempus决策。比拟2D封装，3D-IC会显贵地进步Corners数目，加大厂商考据难度和老本。Tempus的快速、自动裸片分析本事(RAID)不错将这还是过压缩至1/10。其3D exploration经过不错通过用户输入信息将2D遐想网表径直生成多个3D堆叠场景，自动聘请最优化的3D堆叠竖立。另外，在系统级分析和签核经过上，Integrity 3D-IC平台能够进行时序分析、物理考据、电源和热仿真料理等经过。
刘淼默示，Integrity 3D-IC平台是EDA行业发展的一大趋势，畴昔3D遐想器用和东谈主工智能遐想器用大约也将进一步整合，裁减芯片遐想老本。
为不同应用场景提供更高的坐褥效果
Integrity 3D-IC平台适用于不同应用场景的芯片片，其面向超大限制计较、消费电子、5G通讯、出动和汽车应用，相较于传统单一脱节的Die-by-Die遐想杀青步骤，芯片遐想工程师不错诓骗Integrity 3D-IC平台得回更高的坐褥效果。
作业帮在线拍照解题刘淼默示，固然不同的应用有着不同的诉求，但存算一体化细则亦然一个主要的趋势，将会在畴昔的好多场景中得到应用。他默示，现在好多AI公司正在研发存算一体化的芯片，其最大方针是让功耗不要铺张在传输当中，因此把存储和运算放在沿途，不但能够提高效果，还能裁减功耗，这就需要Integrity 3D-IC平台进行支握。此外，在通讯范围， HBM能够提供弥漫的带宽，这亦然HBM给与2.5D的根柢原因。
jav 黑丝
据先容，现在包括中兴通讯 lightelligence等，齐已经是Cadence的客户。“唯有是在往2.5D标的走的企业，包括CPU、GPU公司，齐是Cadence的客户。”刘淼如是说。
【51CTO原创稿件，配合站点转载请注明原文作家和出处为51CTO.com】